Question

9．如圖甲，一個(gè)與門(mén)的輸出端和一個(gè)非門(mén)的輸入端相連，形成一個(gè)組合的門(mén)電路．與門(mén)的輸入端A₁、B₁就是這個(gè)組合電路的總輸入端，非門(mén)的輸出端Y₂就是它的總輸出端．為了應(yīng)用方便，實(shí)際中把這兩個(gè)基本門(mén)電路在制作時(shí)便復(fù)合在一起，做成一個(gè)復(fù)合門(mén)電路，稱為“與非”門(mén)．圖乙就是與非門(mén)的符號(hào)．同樣的道理，由一個(gè)或門(mén)和一個(gè)非門(mén)可構(gòu)成一個(gè)或非門(mén)．圖丁是或非門(mén)的符號(hào)．
請(qǐng)?jiān)诒碇刑顚?xiě)與非門(mén)和或非門(mén)的真值表．
                                與非門(mén)的真值表

輸入		輸出
A	B	Y

或非門(mén)的真值表

輸入		輸出
A	B	Y

Answer 1

分析 與門(mén)的特點(diǎn)是當(dāng)所有條件都滿足，事件才能發(fā)生，非門(mén)的特點(diǎn)是輸入狀態(tài)和輸出狀態(tài)完全相反．根據(jù)與非門(mén)的特點(diǎn)填寫(xiě)真值表．
或門(mén)電路的特點(diǎn)是滿足其中的一個(gè)邏輯關(guān)系時(shí)，事件就可以發(fā)生．

解答 解：（1）與門(mén)的特點(diǎn)是當(dāng)所有條件都滿足，事件才能發(fā)生，非門(mén)的特點(diǎn)是輸入狀態(tài)和輸出狀態(tài)完全相反
所以0，0經(jīng)過(guò)與門(mén)輸出為0，經(jīng)過(guò)非門(mén)輸出為1；
0，1經(jīng)過(guò)與門(mén)輸出為0，經(jīng)過(guò)非門(mén)輸出為1；
1，0經(jīng)過(guò)與門(mén)輸出為0，經(jīng)過(guò)非門(mén)輸出為1；
1，1經(jīng)過(guò)與門(mén)輸出為1，經(jīng)過(guò)非門(mén)輸出為0．
則真值表為．

A	B	Z
0	0	1
0	1	1
1	0	1
1	1	0

同理非門(mén)電路中，要同時(shí)滿足或邏輯關(guān)系和非邏輯關(guān)系，當(dāng)A、B之中的至少一個(gè)是1時(shí)，輸出是0，當(dāng)輸入都是0時(shí)，輸出Z的值才為1．
其真值表：

A	B	Z
0	0	1
0	1	0
1	0	0
1	1	0

答：真值表如上．

點(diǎn)評(píng) 該題考查對(duì)簡(jiǎn)單的邏輯電路認(rèn)識(shí)，會(huì)區(qū)分基本門(mén)電路符號(hào)，理解基本邏輯關(guān)系，知道邏輯關(guān)系的輸出方式．